MOS-Kapazität
Die MOS-Kapazität ist die einfachste Struktur die man aus Metall, Oxid und Halbleiter bauen kann -- und gleichzeitig das physikalische Herzstück des MOSFET. Bevor wir Source und Drain dazubauen, müssen wir verstehen was unter dem Gate passiert: Wie eine Spannung am Metall die Ladungsträger im Halbleiter verschiebt, Bänder verbiegt und am Ende eine leitfähige Schicht erzeugt.
Der Aufbau
Eine MOS-Kapazität besteht aus drei Schichten:
- Metall (Gate-Elektrode) -- historisch Aluminium, heute polykristallines Silizium (Poly-Si) oder Metall (TiN, TaN bei High-k)
- Oxid (Isolator) -- thermisch gewachsenes SiO₂, typisch 2--10 nm. Bei modernen Knoten High-k-Dielektrika (HfO₂)
- Halbleiter (Substrat) -- dotiertes Silizium, hier p-Typ als Beispiel
Das Oxid ist der entscheidende Teil: Es isoliert das Gate elektrisch vom Halbleiter, lässt aber das elektrische Feld durch. Eine Spannung am Gate erzeugt ein Feld im Oxid, das die Ladungsträger im Halbleiter beeinflusst -- ohne dass Strom fließt.
Die Qualität der Si/SiO₂-Grenzfläche (\(D_{it} \approx 10^{10}\) cm\(^{-2}\)eV\(^{-1}\)) ist dabei entscheidend -- warum das so ist, steht im Oberflächenzustände-Artikel.
Die drei Regime
Je nachdem welche Spannung am Gate liegt (relativ zum Substrat), passieren drei grundverschiedene Dinge im Halbleiter. Wir betrachten ein p-Typ Substrat (Majoritätsträger = Löcher):
Akkumulation (\(V_G < V_{FB}\))
Eine negative Gate-Spannung zieht Löcher (die Majoritätsträger im p-Typ) zur Oberfläche. Es sammeln sich zusätzliche positive Ladungen direkt unter dem Oxid an -- die Oberfläche ist "angereichert" (akkumuliert).
Im Banddiagramm: Die Bänder biegen sich an der Oberfläche nach oben. \(E_F\) liegt näher an \(E_V\) als im Bulk → noch mehr Löcher als ohnehin schon.
Die Kapazität entspricht einfach der Oxidkapazität:
Verarmung (\(V_{FB} < V_G < V_{th}\))
Eine leicht positive Gate-Spannung stößt die Löcher von der Oberfläche weg. Zurück bleiben die ortsfesten, negativ ionisierten Akzeptoren -- eine Verarmungszone (Depletion Region), genau wie beim pn-Übergang.
Im Banddiagramm: Die Bänder biegen sich an der Oberfläche nach unten. \(E_F\) liegt zwischen \(E_i\) und \(E_V\) → weniger Löcher als im Bulk, aber noch keine Elektronen.
Die Gesamtkapazität ist eine Serienschaltung von Oxid- und Verarmungskapazität:
wobei \(W_{dep}\) die Breite der Verarmungszone ist, die mit der Gate-Spannung wächst. Die Kapazität sinkt also mit steigender Spannung.
Inversion (\(V_G > V_{th}\))
Ab einer bestimmten Spannung -- der Schwellenspannung \(V_{th}\) -- biegen sich die Bänder so weit nach unten, dass \(E_F\) an der Oberfläche näher an \(E_C\) liegt als an \(E_V\). Die Oberfläche ist jetzt n-leitend, obwohl das Substrat p-dotiert ist. Es hat sich eine dünne Schicht von Elektronen gebildet -- die Inversionsschicht.
Im Banddiagramm: \(E_i\) an der Oberfläche liegt unter \(E_F\) → nach der Fermi-Dirac-Statistik überwiegen jetzt Elektronen über Löcher.
Starke Inversion ist definiert als der Punkt an dem die Elektronendichte an der Oberfläche gleich der Löcherdichte im Bulk ist:
Ab hier wächst die Verarmungszone nicht weiter -- jede zusätzliche Gate-Ladung wird durch Inversionsladung kompensiert, nicht durch weitere Verarmung.
Das ist der Schlüsselmoment: Diese Inversionsschicht ist der Kanal des MOSFET. Verbindet man zwei n-dotierte Gebiete (Source und Drain) über diese Inversionsschicht, fließt Strom -- gesteuert durch die Gate-Spannung.
Die Schwellenspannung \(V_{th}\)
Die Schwellenspannung ist die Gate-Spannung bei der starke Inversion einsetzt. Sie hängt ab von:
Dabei ist:
| Symbol | Bedeutung |
|---|---|
| \(V_{FB}\) | Flachbandspannung (Arbeitsfunktionsdifferenz Metall/HL + Oxidladungen) |
| \(2\Phi_F\) | Bandverbiegung für starke Inversion |
| Dritter Term | Spannung die über dem Oxid abfällt um die Verarmungsladung zu kompensieren |
Typische Werte für einen NMOS-Transistor: \(V_{th} \approx 0{,}3\)--\(0{,}7\) V.
Flachbandspannung
Die Flachbandspannung \(V_{FB}\) ist die Gate-Spannung bei der die Bänder im Halbleiter flach sind (keine Verbiegung). Sie wird bestimmt durch:
wobei \(\Phi_{MS}\) die Arbeitsfunktionsdifferenz zwischen Gate und Halbleiter ist, und \(Q_{ox}\) die fixen Oxidladungen (die Deal 1980 klassifiziert hat1).
Die C-V Kennlinie
Die Kapazitäts-Spannungs-Kennlinie (C-V Kurve) ist der Fingerabdruck einer MOS-Kapazität. Man misst die Kleinsignal-Kapazität als Funktion der DC-Bias-Spannung:
Hochfrequenz C-V (typisch 1 MHz)
| Regime | \(V_G\) | Kapazität | Warum |
|---|---|---|---|
| Akkumulation | \(< V_{FB}\) | \(C_{ox}\) (Maximum) | Löcher direkt am Oxid → dünner "Kondensator" |
| Flachband | \(= V_{FB}\) | etwas unter \(C_{ox}\) | Übergang |
| Verarmung | \(V_{FB}\) bis \(V_{th}\) | sinkt | Verarmungszone wird breiter → \(C_s\) sinkt |
| Inversion | \(> V_{th}\) | \(C_{min}\) (Plateau) | Verarmungszone bei max. Breite, Inversionsladung zu langsam für HF |
Bei Hochfrequenz können die Inversions-Elektronen (Minoritätsträger!) dem schnellen Messsignal nicht folgen -- sie werden thermisch generiert, und das dauert. Deshalb bleibt die Kapazität bei \(C_{min}\).
Niederfrequenz C-V (quasi-statisch)
Bei sehr niedrigen Frequenzen (oder quasi-statischer Messung) folgen die Inversionsladungsträger dem Signal. Die Kapazität steigt in Inversion wieder auf \(C_{ox}\) an -- die Inversionsschicht wirkt jetzt als leitende Platte direkt am Oxid.
Was die C-V Kurve verrät
Die C-V Kurve ist das wichtigste Charakterisierungswerkzeug für MOS-Strukturen:
- \(C_{ox}\) → Oxiddicke \(d_{ox} = \varepsilon_{ox}/C_{ox}\)
- \(V_{FB}\)-Verschiebung → Oxidladungen \(Q_{ox}\)
- Stretchout (flacherer Übergang) → Interface Traps (\(D_{it}\))
- \(V_{th}\) → Dotierung \(N_A\) des Substrats
- Hysterese (Hin- vs. Rücklauf) → mobile Ionenladungen im Oxid
Oxidladungen
Deal (1980) klassifizierte vier Arten von Ladungen im SiO₂:
| Typ | Symbol | Ort | Ursache |
|---|---|---|---|
| Feste Oxidladung | \(Q_f\) | direkt an der Si/SiO₂-Grenzfläche | Struktureller Defekt, positiv, nicht von \(V_G\) abhängig |
| Interface Trapped Charge | \(Q_{it}\) | an der Grenzfläche | Dangling Bonds, lädt/entlädt sich mit \(E_F\) |
| Oxide Trapped Charge | \(Q_{ot}\) | im Oxid verteilt | Durch Strahlung oder Hot Carriers erzeugt |
| Mobile Ionic Charge | \(Q_m\) | im Oxid | Na⁺, K⁺ Kontamination (historisch ein Riesenproblem) |
Alle verschieben \(V_{FB}\) und damit \(V_{th}\). Die Kontrolle dieser Ladungen war einer der größten Herausforderungen der frühen MOS-Technologie.
Vom MOS-Kondensator zum MOSFET
Die MOS-Kapazität allein schaltet keinen Strom. Aber wenn man:
- Links und rechts der Gate-Region zwei n⁺-dotierte Gebiete einbringt → Source und Drain
- Eine Spannung \(V_G > V_{th}\) anlegt → Inversionsschicht bildet sich
- Eine Spannung \(V_{DS}\) zwischen Source und Drain anlegt
...dann fließen Elektronen durch die Inversionsschicht von Source nach Drain. Die Gate-Spannung steuert die Leitfähigkeit des Kanals -- das ist der MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
Die MOS-Kapazität ist also der "Schalter" -- der MOSFET fügt nur die Kontakte hinzu um den Strom abzugreifen.
Weiterführendes
- Kondensator und Dielektrika -- die Plattenkondensator-Physik hinter \(C_{ox} = \varepsilon_{ox}/t_{ox}\), inkl. warum \(\varepsilon_r = 3{,}9\) die wichtigste Zahl der Chipindustrie ist
- Oberflächenzustände -- \(D_{it}\), Fermi-Level-Pinning, warum SiO₂ besonders ist
- Millersche Indizes -- warum (100)-Wafer für CMOS verwendet werden
- Kontaktspannungen -- Arbeitsfunktionsdifferenz \(\Phi_{MS}\)
- Fermi-Dirac-Verteilung -- Besetzungsstatistik für Inversion
- Dotierung -- \(N_A\), \(\Phi_F\) und das Fermi-Niveau
- Tunneleffekt -- Gate-Leckstrom bei dünnem Oxid
- pn-Übergang -- Verarmungszone als Analogie
-
B. E. Deal, "Standardized terminology for oxide charges associated with thermally oxidized silicon", IEEE Trans. Electron Devices, ED-27(3), 1980. ↩