Halbleiterbauelemente

Die Halbleiterphysik erklärt, wie sich Elektronen und Löcher im Kristall verhalten, bis zum pn-Übergang und zur MOS-Kapazität. Diese Rubrik nimmt den nächsten Schritt: Was baut man daraus, wie funktioniert es, und wo liegen die Grenzen? Wie die Strukturen hergestellt werden, beschreibt die Rubrik Halbleitertechnologie.

Vorwissen: Für fast alles hier braucht man den pn-Übergang und seine quantitative Fassung, für die Feldeffekttransistoren zusätzlich die MOS-Kapazität.

Transistoren

# Thema Kernfrage
1 Bipolartransistor Zwei pn-Übergänge hintereinander: wie NPN und PNP verstärken
1a Kirk-Effekt Warum hohe Stromdichte die Basis aufweitet und \(f_T\) einbricht
1b Early-Effekt Warum der Kollektorstrom mit der Spannung steigt: Early-Spannung, Eigenverstärkung, \(\beta \cdot V_A\)
1c Gummel-Plot und Gummel-Poon-Modell Was \(I_C\) und \(I_B\) über \(V_{BE}\) verraten, und wie daraus das SPICE-Modell wird
2 MOSFET-Bauformen Der rote Faden vom Lehrbuch-MOSFET bis zum Leistungstransistor
2a Long-Channel-MOSFET Oberflächenpotential, Kennlinie, Body-Effekt und Unterschwellsteigung
2b Kurzkanaleffekte Geschwindigkeitssättigung, DIBL, Punch-Through – und LDD als Antwort
2c DMOS Kurzer Kanal ohne Lithografie: die Doppeldiffusion
2d LDMOS RESURF, \(R_{on} \cdot A\) gegen Sperrspannung und die sichere Arbeitsfläche
3 FET-Familie: JFET, MESFET, HEMT Transistoren, deren Gate kein Isolator ist
3a JFET Ein dotierter Kanal, den zwei pn-Übergänge einschnüren: selbstleitend und rauscharm
3b MESFET Ein Schottky-Kontakt als Gate: warum das schneller ist und GaAs braucht

Geplant: TrenchMOS, Superjunction, IGBT, SiC- und GaN-Leistungsbauelemente.

Optoelektronik

# Thema Kernfrage
4 LED Lichtemission am pn-Übergang

Zuverlässigkeit (wie Bauelemente altern und ausfallen)

# Thema Kernfrage
Z Zuverlässigkeit – Übersicht Welche Mechanismen begrenzen die Lebensdauer, und wie testet man sie?
Z1 Hot-Carrier-Degradation (HCI) Warum Transistoren im Kalten schneller altern
Z2 NBTI und PBTI Die Alterung, die sich wieder erholt
Z3 TDDB Warum Gateoxid nicht durchbricht, sondern verschleißt
Z4 Elektromigration Wie der Strom die Leiterbahn abträgt
Z5 HTOL Was 1000 Stunden im Ofen über zehn Jahre im Feld verraten
Z6 ESD Elektrostatische Entladung und wie ein Chip sie übersteht
Z7 Latch-up Der parasitäre Thyristor in jedem CMOS-Chip

Einstiegspunkte

Seiten in diesem Bereich

Bipolartransistor: NPN und PNP erklärt

Wie funktioniert ein NPN-Bipolartransistor? Von der Minoritätsinjektion über die Stromverstärkung bis zur Kennlinie — und der Unterschied zu PNP.

Der Early-Effekt: warum der Kollektorstrom mit der Spannung steigt Fortgeschritten

Basisweitenmodulation im Bipolartransistor: die Early-Spannung V_A aus Basisladung und Sperrschichtkapazität hergeleitet, Ausgangswiderstand und Eigenverstärkung, der Zielkonflikt β·V_A und wie SiGe ihn bricht, Rückwärts-Early-Effekt, Durchgriff – und was das für Stromspiegel und Referenzen bedeutet. Mit Rechner.

Der JFET

Der Sperrschicht-Feldeffekttransistor: ein dotierter Kanal, den zwei pn-Übergänge einschnüren -- selbstleitend, rauscharm, und mit einem Gate-Leckstrom im Pikoampere-Bereich.

Der Kirk-Effekt: wenn der Strom die Basis aufweitet Fortgeschritten

Warum die Transitfrequenz eines Bipolartransistors bei hohem Strom einbricht: Poisson mit beweglicher Ladung, die Kirk-Stromdichte J_K hergeleitet, die stromgetriebene Basis W_CIB, der Zielkonflikt mit der Sperrspannung (Johnson-Grenze) – und warum derselbe Effekt die SOA von LDMOS und die ESD-Festigkeit begrenzt. Mit Rechner.

Der MESFET

Ein Schottky-Kontakt als Gate statt eines pn-Übergangs: warum das schneller ist, warum es GaAs braucht -- und wo die Barrierenhöhe die Aussteuerung begrenzt.

DMOS: Doppeldiffusion und Kanal ohne Lithografie

Wie zwei Diffusionen durch dasselbe Fenster einen Kanal erzeugen, der kürzer ist als jede Maske -- und warum sich der DMOS danach in eine laterale und eine vertikale Linie aufspaltet.

Elektromigration: wie der Strom die Leiterbahn abträgt

Bei Megaampere pro Quadratzentimeter schiebt der Elektronenwind Metallatome durch die Leiterbahn. Voids und Hillocks, Blech-Länge, Black-Gleichung mit Beschleunigungsrechnung, Al-Legierungen, Barriere- und Deckschichten, Kupfer-Dual-Damascene – und was das für Gatetreiber und Leistungshalbleiter heißt.

ESD: elektrostatische Entladung und wie ein Chip sie übersteht Fortgeschritten

ESD auf Bauelementebene ausführlich: HBM, CDM und IEC 61000-4-2 hergeleitet, Wunsch-Bell und warum von 0,2 mJ nur ein paar µJ im Chip landen, das ESD-Fenster, Dioden, GGNMOS, SCR und RC-Klemme, gleichmäßiges Zünden (V_t2 > V_t1), CDM und das Gateoxid, TLP – und was im Datenblatt steht. Mit Rechner.

Feldeffekttransistoren ohne Gateoxid

JFET, MESFET und HEMT: drei Transistoren, deren Gate kein Isolator ist -- und die deshalb alle selbstleitend sind.

Gummel-Plot und Gummel-Poon-Modell: was die Kennlinie eines Bipolartransistors verrät Fortgeschritten

Kollektor- und Basisstrom halblogarithmisch über V_BE: woher die 60 mV pro Dekade kommen, was die Gummel-Zahl ist, warum der Basisstrom bei kleinen Strömen abknickt und der Kollektorstrom bei großen, wie daraus β(I_C) folgt – und wie man aus einem Gummel-Plot die SPICE-Parameter IS, BF, ISE, NE und IKF abliest. Mit Herleitungen und Rechner.

Hot-Carrier-Degradation (HCI): warum Transistoren im Kalten schneller altern

Heiße Ladungsträger schießen über die 3,1-eV-Barriere ins Gateoxid und hinterlassen Grenzflächenzustände. Lucky-Electron-Modell, Substratstrom als Monitor, LDD als Gegenmaßnahme – und warum Kälte den Effekt verschlimmert.

HTOL: was 1000 Stunden im Ofen über zehn Jahre im Feld verraten

Beschleunigte Lebensdauertests verständlich hergeleitet: warum 77 Stück, wie aus null Ausfällen eine FIT-Zahl wird, Arrhenius-Beschleunigung, Missionsprofil, die ganze Testfamilie von ELFR bis HTGB – und wo HTOL blind ist. Mit Rechner.

Kurzkanaleffekte im MOSFET: DIBL, Punch-Through, LDD

Was zusammenbricht, wenn der Kanal kurz wird: Geschwindigkeitssättigung, Kanallängenmodulation, Charge Sharing, DIBL und Punch-Through -- und wie LDD und Spacer die Prozessantwort darauf sind.

Latch-up: der parasitäre Thyristor in jedem CMOS-Chip Fortgeschritten

Latch-up ausführlich: die pnpn-Struktur im CMOS-Inverter, Zündbedingung β_n·β_p > 1 und Haltestrom mit Shunt-Widerständen hergeleitet, S-Kennlinie, Haltespannung gegen Versorgung, Auslöser von Pin-Injektion bis Substratstrom im Gatetreiber, warum 100 mA im Test nur funktionieren, wenn Schutzringe über 99 % einsammeln, Temperatur, JESD78, Gegenmaßnahmen – und was im Datenblatt steht. Mit Rechner.

LDMOS: RESURF, R_on·A und die sichere Arbeitsfläche Fortgeschritten

Der laterale DMOS ausführlich: Siliziumgrenze und RESURF hergeleitet (woher die 10¹² cm⁻² kommen), Doppel-RESURF, R_on·A gegen Sperrspannung, und die SOA in allen Facetten – parasitärer npn, Kirk-Effekt, thermische Instabilität unterhalb ZTC, TLP und ESD, Avalanche, Hot Carrier, Substratinjektion. Mit Originalliteratur und Rechner.

LED -- Lichtemission am pn-Übergang

Wie wird aus Strom Licht? Eine LED ist ein pn-Übergang in einem direkten Halbleiter, in dem injizierte Minoritätsträger strahlend rekombinieren.

Long-Channel-MOSFET: Oberflächenpotential und Kennlinie

Der MOSFET vom Oberflächenpotential aus aufgebaut: Ladungsbilanz, Substratsteuerfaktor, das Charge-Sheet-Modell mit Drift und Diffusion in einer Gleichung -- und warum ein einziger Parameter zugleich Body-Effekt und Unterschwellsteigung festlegt.

MOSFET-Bauformen: vom Lehrbuch zum Leistungs-MOSFET

Vom Lehrbuch-MOSFET zum Leistungstransistor: Long Channel, Kurzkanaleffekte, DMOS, LDMOS, TrenchMOS und Superjunction – sechs Bauformen, ein roter Faden.

NBTI und PBTI: die Alterung, die sich wieder erholt

Negative Bias Temperature Instability verschiebt die Schwellspannung – und macht sie teilweise wieder rückgängig, sobald der Stress endet. Reaktions-Diffusions-Modell, das Messproblem der Erholung, und warum PBTI erst mit High-k kam.

TDDB: warum Gateoxid nicht durchbricht, sondern verschleißt

Time-Dependent Dielectric Breakdown: Das Oxid hält jahrelang und fällt dann plötzlich aus. Perkolationsmodell, Weibull-Statistik und Flächenskalierung, SILC als Vorbote – und warum die maximale Gate-Spannung im Datenblatt keine Durchbruchspannung ist.

Zuverlässigkeit von MOS-Bauelementen

HCI, NBTI, TDDB, SILC und Elektromigration im Überblick: welcher Stress welchen Defekt erzeugt, welcher Parameter driftet – und wie man aus 1000 Teststunden zehn Feldjahre rechnet.