Der Long-Channel-MOSFET

Die MOS-Kapazität erzeugt oberhalb der Schwellenspannung eine Inversionsschicht, die isoliert im Substrat liegt. Zwei n⁺-dotierte Gebiete links und rechts machen daraus einen Transistor: Source und Drain sind über die Inversionsschicht leitend verbunden, sobald sie existiert.

Alle Zahlen auf dieser Seite gelten für dieselbe Struktur wie dort: p-Si mit \(N_A = 5\cdot10^{17}\) cm⁻³, 7 nm Gateoxid, also eine 3,3-V-Technologie. Dazu ein Kanal von \(W = 10\) µm Weite und \(L = 2\) µm Länge und eine Beweglichkeit im Inversionskanal von \(\mu_n \approx 400\) cm²/Vs. Die Oberflächenbeweglichkeit liegt deutlich unter der Volumenbeweglichkeit, weil die Elektronen an der Grenzfläche streuen.

Warum nicht einfach \(V_{th}\)?

Die übliche Schulbuchdarstellung startet mit der Schwellenspannung, erklärt den Kanal oberhalb davon für vorhanden und darunter für abwesend, und klebt anschließend ein zweites, exponentielles Modell für den Unterschwellbereich daneben. Das funktioniert für Handrechnungen, hat aber drei Schwächen: Es gibt keinen stetigen Übergang zwischen beiden Bereichen, der Body-Effekt erscheint als Zusatzkorrektur, und die Unterschwellsteigung kommt scheinbar aus dem Nichts.

Der Aufbau über das Oberflächenpotential vermeidet das. Er ist etwas aufwendiger, liefert dafür aber alle drei Dinge aus einer Rechnung — und zeigt, dass Body-Effekt und Unterschwellsteigung dieselbe Ursache haben.

Die Zustandsgröße: das Oberflächenpotential

Maßgeblich ist nicht die Gate-Spannung, sondern wie weit sie die Bänder an der Halbleiteroberfläche verbiegt. Diese Größe ist das Oberflächenpotential \(\psi_s\), gemessen gegen das neutrale Substrat.

Die Gate-Bulk-Spannung teilt sich in drei Anteile auf: die Flachbandspannung, die Bandverbiegung selbst, und den Spannungsabfall über dem Oxid, den die Ladung im Halbleiter erzwingt.

mit \(V_{FB}\) als Flachbandspannung, \(Q_{dep}\) als Verarmungsladung und \(Q_i\) als Inversionsladung, beide flächenbezogen, und \(C_{ox}\) als Oxidkapazität je Fläche.

Der Beitrag der Austrittsarbeitsdifferenz steckt vollständig in \(V_{FB}\) — für unsere Struktur \(V_{FB} = -1{,}018\) V.

Der Substratsteuerfaktor \(\gamma\)

Die Verarmungsladung folgt aus der Verarmungsnäherung, \(|Q_{dep}| = \sqrt{2q\varepsilon_{Si}N_A\,\psi_s}\). Teilt man sie durch \(C_{ox}\), erscheint eine Größe, die den ganzen Rest der Seite bestimmt:

Der Substratsteuerfaktor hat die ungewöhnliche Einheit \(\sqrt{\mathrm{V}}\) und beträgt für unsere Struktur

Damit lässt sich die Ladungsbilanz kompakt schreiben:

Die Schwellenspannung ist jetzt kein eigenständiger Parameter mehr, sondern der Wert von \(V_{GB}\), bei dem \(\psi_s\) den Wert \(2\varphi_F\) erreicht — die Bedingung für starke Inversion:

Derselbe Wert, den die MOS-Kapazität liefert. Das ist kein Zufall, sondern dieselbe Rechnung in anderer Anordnung.

Das Charge-Sheet-Modell

Die Inversionsschicht ist wenige Nanometer dick, verglichen mit der Kanallänge also eine Ladungsfläche ohne Ausdehnung — daher der Name. Ihre Ladungsdichte \(|Q_i(x)|\) hängt vom lokalen Oberflächenpotential ab, das von \(\psi_{s0}\) am Source auf \(\psi_{sL}\) am Drain ansteigt.

Entscheidend ist, dass Ladungsträger auf zwei Wegen transportiert werden: durch das längs anliegende Feld, und durch den Konzentrationsgradienten. Beides zusammen ergibt

mit \(\varphi_t = k_BT/q = 25{,}85\) mV als Temperaturspannung.

Das ist die zentrale Gleichung dieser Seite. Sie gilt über den gesamten Arbeitsbereich — von tiefer Unterschwelle bis in starke Inversion —, ohne Fallunterscheidung. Welcher der beiden Terme dominiert, entscheidet die Betriebsart, nicht der Rechner:

• In starker Inversion ist \(|Q_i|\) groß, der Driftterm überwiegt um Größenordnungen.
• In der Unterschwelle ist \(|Q_i|\) winzig und ändert sich exponentiell mit \(\psi_s\); dann trägt fast ausschließlich der Diffusionsterm.

Die beiden Betriebsarten, die man üblicherweise mit zwei Modellen beschreibt, sind hier zwei Grenzfälle einer Formel.

Starke Inversion: der Bulkladungsfaktor

Der Wurzelterm \(\gamma\sqrt{\psi_s}\) macht das Integral unhandlich. In starker Inversion ändert sich \(\psi_s\) aber nur wenig um \(2\varphi_F\) herum, sodass sich die Wurzel linearisieren lässt:

Damit tritt der Bulkladungsfaktor auf den Plan:

Anschaulich ist \(n\) ein kapazitiver Spannungsteiler: Von einer Änderung der Gate-Spannung kommt nur der Bruchteil \(1/n\) am Oberflächenpotential an, der Rest geht an die Verarmungsladung. Gleichwertig lässt sich schreiben \(n = 1 + C_{dep}/C_{ox}\) mit \(C_{dep} = \varepsilon_{Si}/W_{max} = 0{,}213\) µF/cm² — dieselbe Zahl aus einer anderen Richtung.

Mit dem Kanalpotential \(V(x) = \psi_s - 2\varphi_F\), bezogen auf die Source, wird die Inversionsladung linear:

Trioden- und Sättigungsbereich

Setzt man das in den Driftterm ein und integriert von \(0\) bis \(V_{DS}\):

Das ist die klassische Triodenkennlinie, mit einem wesentlichen Unterschied zur Lehrbuchfassung: Dort steht \(V_{DS}^2/2\), hier \(n\,V_{DS}^2/2\). Der Faktor \(n\) ist keine Feinheit — bei unserer Struktur sind es 43 % Zuschlag auf den quadratischen Term.

Der Klammerausdruck hat sein Maximum bei

Dort verschwindet \(|Q_i|\) am Drain-Ende, der Kanal ist abgeschnürt. Jenseits davon wandert der Abschnürpunkt nur wenig, und der Strom bleibt stehen:

Der Bulkladungsfaktor senkt also sowohl die Sättigungsspannung als auch den Sättigungsstrom, jeweils um den Faktor \(n\). Wer mit \(n = 1\) rechnet, überschätzt den Strom bei uns um 43 %.

Mit \(\mu_n C_{ox} = 197\) µA/V² und \(W/L = 5\) ist \(\mu_n C_{ox}\frac{W}{L} = 0{,}987\) mA/V². Bei \(V_{GS} = 3{,}3\) V ergibt das \(V_{DSsat} = 1{,}82\) V und \(I_{D,sat} = 2{,}35\) mA.

Querschnitt in Sättigung. Der Inversionskanal wird zum Drain hin dünner, weil das Kanalpotential dort die Gate-Überspannung aufzehrt. Am Abschnürpunkt endet er; die restliche Spannung fällt über einer kurzen Hochfeldzone davor ab — bei $V_{GS} = 3{,}3$ V liegt die Abschnürung bei $V_{DSsat} = 1{,}82$ V. Die **Spacer** an den Gateflanken und die flachen **n⁻-Extensions** darunter gehören zu jeder Technologie mit 7 nm Gateoxid; warum es sie gibt, steht im [Short-Channel-Artikel](/knowledgebase/halbleiterphysik/mosfet/short_channel.html).

Ausgangskennlinienfeld mit Bulkladungsfaktor $n = 1{,}43$, gerechnet aus $\gamma = 0{,}826\,\sqrt{\mathrm{V}}$. Die gestrichelte Parabel ist die Grenze $V_{DS}=(V_{GS}-V_{th})/n$. Der oberste Ast erreicht 2,35 mA — mit $n = 1$ wären es 3,36 mA gewesen.

Die waagrechten Äste sind das Idealbild. Ein realer Transistor zeigt dort eine leichte Steigung — die Kanallängenmodulation —, weil der abgeschnürte Bereich mit \(V_{DS}\) wächst und die wirksame Kanallänge sinkt. Bei \(L = 2\) µm ist der Effekt klein; bei 100 nm beherrscht er das Bild.

Die Transferkennlinie

Transferkennlinie bei $V_{DS}=3{,}3$ V, durchgehend aus dem Charge-Sheet-Modell gerechnet — eine Kurve, kein zusammengesetztes Modell. Die Wurzelgerade schneidet die Achse bei $V_{th} = 0{,}689$ V; die Steilheit erreicht am oberen Ende 1,80 mS.

Der Wurzeltrick. Aus \(I_{D,sat} \propto (V_{GS}-V_{th})^2\) folgt, dass \(\sqrt{I_{D,sat}}\) linear in \(V_{GS}\) ist. Die Gerade schneidet die Spannungsachse bei \(V_{th}\), ihre Steigung liefert \(\sqrt{\mu_n C_{ox} W/(2nL)}\). So bestimmt man beide Größen aus einer einzigen Messkurve. Achtung bei der Auswertung: Ohne Berücksichtigung von \(n\) bekommt man aus der Steigung ein um 43 % zu großes \(\mu_n C_{ox}\).

Die Steilheit in Sättigung:

Bei \(V_{GS} = 3{,}3\) V sind das 1,80 mS. Die zweite Form ist die für den Schaltungsentwurf wichtige: \(g_m\) wächst nur mit der Wurzel des Stroms. Doppelte Steilheit kostet vierfachen Strom — der Grund, warum analoge MOSFET-Stufen so stromhungrig sind.

Der Unterschwellbereich

Unterhalb der Schwelle verschwindet der Driftterm, und der Diffusionsterm der Charge-Sheet-Gleichung bleibt allein übrig. Die Inversionsladung hängt dort exponentiell vom Oberflächenpotential ab, und weil von der Gate-Spannung nur der Anteil \(1/n\) am Oberflächenpotential ankommt, folgt unmittelbar

Für unsere Struktur:

Die 59,5 mV/Dekade bei \(n = 1\) sind eine harte Grenze. Der Faktor \(\varphi_t\ln 10\) steht dort unabhängig von jeder Technologie, weil er allein aus der Boltzmann-Verteilung kommt. Selbst ein perfektes Gate mit \(\gamma\to 0\) käme nicht darunter. Sechs Dekaden Stromverhältnis zwischen Aus und Ein kosten deshalb mindestens 360 mV Gate-Hub — und das ist der eigentliche Grund, warum die Versorgungsspannung digitaler Schaltungen bei etwa einem Volt stehengeblieben ist.

Ein Parameter, zwei Effekte

Bisher trat \(\gamma\) zweimal auf: einmal in der Schwellenspannung, einmal im Bulkladungsfaktor. Der dritte Auftritt macht den Zusammenhang sichtbar.

Liegt die Source nicht auf Substratpotential, sondern um \(V_{SB}\) darüber, muss das Gate eine größere Verarmungsladung kompensieren. Die Schwellenspannung steigt:

Bei 2 V Substratvorspannung hat sich die Schwellenspannung fast verdoppelt. In Kaskodenschaltungen und Übertragungsgattern ist das kein Nebeneffekt, sondern der Grund, warum der obere Transistor nicht durchsteuert.

Und jetzt der Punkt: Body-Effekt und Unterschwellsteigung sind derselbe Parameter. \(\gamma\) misst, wie stark die Verarmungsladung dem Gate die Kontrolle über das Oberflächenpotential streitig macht. Ein Transistor mit steilem Unterschwellverhalten hat zwangsläufig auch einen schwachen Body-Effekt und umgekehrt. In der \(V_{th}\)-Schulbuchdarstellung erscheinen beide als unabhängige Eigenschaften — hier fallen sie zusammen.

Was dieses Modell nicht enthält

Die Charge-Sheet-Gleichung setzt voraus, dass sich das Feld längs des Kanals langsam ändert gegenüber dem Feld quer durch das Oxid. Diese Annahme — die Gradual-Channel-Näherung — ist die Grundlage dafür, dass sich das zweidimensionale Problem als Folge eindimensionaler Scheiben behandeln lässt.

Sie hält, solange der Kanal lang ist gegenüber den Verarmungszonen von Source und Drain. Ist er das nicht mehr, greifen deren Felder in den Kanal ein, das Gate verliert die Alleinherrschaft über das Oberflächenpotential, und die Rechnung dieser Seite gilt nicht mehr. Vier Dinge geschehen dann gleichzeitig:

• Die Ladungsträger erreichen ihre Sättigungsgeschwindigkeit; der Strom wächst nur noch linear statt quadratisch mit der Gate-Überspannung
• Die Drain-Spannung senkt die Barriere am Source — DIBL —, sodass \(V_{th}\) von \(V_{DS}\) abhängt
• \(V_{th}\) sinkt mit der Kanallänge, der Roll-off, und wird damit zu einer Größe, die an der Fertigungsstreuung hängt
• Die Kanallängenmodulation wird vom Randeffekt zum Hauptbeitrag

Das ist der Stoff des Short-Channel-Artikels. Der DMOS löst dasselbe Problem anders — er verlegt die hohe Spannung in eine Driftstrecke und lässt den Kanal kurz.

Weiterführendes

• MOS-Kapazität — woher \(V_{FB}\), \(\varphi_F\) und \(C_{ox}\) kommen
• DMOS — kurzer Kanal ohne Lithografie
• Beweglichkeit — warum \(\mu_n\) im Kanal kleiner ist als im Volumen
• Oberflächenzustände — \(D_{it}\) und der Stretchout der Kennlinie
• Zuverlässigkeit: HCI — was heiße Ladungsträger am Drain-Ende anrichten
• Bipolartransistor — der stromgesteuerte Gegenentwurf