Der JFET

Der Sperrschicht-Feldeffekttransistor ist der ältere Bruder des MOSFET, und er löst dasselbe Problem auf entgegengesetztem Weg. Der MOSFET erzeugt seinen Kanal durch Inversion. Der JFET hat ihn von Anfang an — ein dotiertes Halbleitergebiet zwischen Source und Drain — und schnürt ihn ein.

Querschnitt eines n-Kanal-JFET: leitender Kanal zwischen zwei p-plus-Gate-Gebieten, deren Verarmungszonen zum Drain hin breiter werden und den Kanal einschnüren

Der Kanal liegt zwischen zwei p⁺-Gebieten. Deren Verarmungszonen wachsen mit der Sperrspannung in den Kanal hinein — und weil das Kanalpotential zum Drain hin steigt, ist die Sperrspannung dort am größten und der Kanal am engsten.

Die Abschnürspannung

Das Gate ist ein sperrgepolter pn-Übergang. Seine Verarmungszone reicht von beiden Seiten in den Kanal hinein. Wird sie so breit, dass sich die beiden Zonen berühren, ist der Kanal zu — der Transistor sperrt.

Die dafür nötige Spannung folgt direkt aus der Verarmungsnäherung. Für einen Kanal der halben Dicke \(a\) mit der Dotierung \(N_D\):

\[\boxed{\;V_P = \frac{q N_D a^2}{2\varepsilon_{Si}}\;}\]

\(V_P\) heißt Abschnür- oder Pinch-off-Spannung. Für ein Beispiel mit \(N_D = 10^{16}\) cm⁻³ und \(a = 0{,}5\) µm:

\[V_P = \frac{1{,}602\cdot10^{-19} \cdot 10^{22}\ \mathrm{m^{-3}} \cdot (0{,}5\cdot10^{-6}\ \mathrm{m})^2}{2 \cdot 1{,}036\cdot10^{-10}\ \mathrm{F/m}} = 1{,}93\ \mathrm{V}\]

Beim n-Kanal-JFET muss das Gate dafür negativ werden: \(V_{GS(off)} = -1{,}93\) V.

Die quadratische Abhängigkeit von \(a\) ist der Grund, warum JFETs schwer zu skalieren sind. Halbiert man die Kanaldicke, fällt \(V_P\) auf ein Viertel — und mit ihm der Aussteuerbereich.

Die Kennlinie

In Sättigung gilt die Shockley-Gleichung:

\[I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^{2}\]

mit \(I_{DSS}\) als Drainstrom bei \(V_{GS} = 0\) — der größte Strom, den das Bauteil ohne Gate-Ansteuerung führt. Genau diese Größe gibt es beim Anreicherungs-MOSFET nicht.

Transferkennlinie des JFET im Vergleich zum Anreicherungs-MOSFET: der JFET leitet bei null Volt und sperrt erst bei negativer Gate-Spannung, der MOSFET beginnt erst oberhalb seiner Schwellenspannung zu leiten

Derselbe Sättigungsstrom, zwei völlig verschiedene Arbeitsbereiche. Der JFET arbeitet links von null, der Anreicherungs-MOSFET rechts davon.

Die Steilheit folgt durch Ableiten:

\[g_m = \frac{2 I_{DSS}}{|V_P|}\left(1 - \frac{V_{GS}}{V_P}\right)\]

Bei \(V_{GS} = 0\) und \(I_{DSS} = 5\) mA sind das 5,17 mS — für einen Transistor dieser Größe ein guter Wert, und er kostet keinen Gate-Strom.

Selbstleitend — die Konsequenz

Ein JFET, an dem nichts hängt, leitet. Das hat zwei Seiten.

Unangenehm im Schaltungsentwurf. Man braucht eine negative Gate-Spannung gegenüber der Source. Aus einer einzelnen positiven Versorgung geht das nur über den Trick, die Source über einen Widerstand anzuheben: Der Drainstrom erzeugt dort einen Spannungsabfall, und das Gate liegt über einen hochohmigen Widerstand auf Masse — also negativ gegenüber der Source. Diese Source-Gegenkopplung ist der Standardarbeitspunkt jeder JFET-Stufe.

Nützlich als Eigenschaft. Ein JFET mit kurzgeschlossenem Gate ist eine Konstantstromquelle mit dem Wert \(I_{DSS}\) — zwei Anschlüsse, kein Hilfsstromkreis. Genau so werden Stromquellendioden gebaut.

Wo der JFET dem MOSFET überlegen ist

Der Gate-Leckstrom. Das Gate ist ein sperrgepolter pn-Übergang, kein Tunneloxid. Sein Strom ist der Sperrstrom einer Diode — bei Raumtemperatur im Pikoampere-Bereich, und zwar ohne die exponentielle Dickenabhängigkeit, die ein dünnes Gateoxid mitbringt. Für Elektrometerverstärker, pH-Messketten und Ladungsverstärker ist das der entscheidende Wert.

Das Rauschen. JFETs haben ein deutlich niedrigeres 1/f-Rauschen als MOSFETs. Der Grund liegt in der Geometrie: Der Kanal liegt im Volumen des Halbleiters, nicht an der Grenzfläche zum Oxid, wo die Oberflächenzustände sitzen. Deshalb stehen in rauscharmen Eingangsstufen bis heute JFETs.

Keine Oxidzuverlässigkeit. Ohne Gateoxid gibt es kein TDDB, kein NBTI und keinen Gate-Durchschlag durch statische Aufladung.

Und wo er verliert

Er lässt sich nicht digital betreiben. Selbstleitend heißt: Die Grundstellung ist „ein". Eine Logikfamilie daraus zu bauen ist möglich, aber verlustbehaftet — jeder Ruhezustand zieht Strom.

Das Gate darf nicht in Flussrichtung. Oberhalb von etwa 0,6 V leitet der pn-Übergang, und der Eingangswiderstand bricht von Gigaohm auf wenige hundert Ohm ein. Der nutzbare Gate-Bereich ist damit auf \(V_P\) bis etwa \(+0{,}5\) V begrenzt.

Die Integrationsdichte. Der Kanal ist ein dotiertes Volumengebiet, keine Inversionsschicht von wenigen Nanometern. Ein JFET braucht Platz, und \(V_P \propto a^2\) macht das Verkleinern zusätzlich unattraktiv.

Weiterführendes

Erstellt: 10.09.2026 · Zuletzt geändert: 25.09.2026