NAND und NOR: Universelle Gatter

Im letzten Kapitel haben wir AND, OR und NOT kennengelernt -- drei Grundgatter, aus denen sich alles bauen lässt. Jetzt kommt die Überraschung: Man braucht nicht mal alle drei. Ein einziger Gate-Typ reicht -- entweder NAND oder NOR. Deshalb heißen sie "universelle Gatter".

NAND

Das NAND-Gate ("Not AND") ist ein AND gefolgt von einem NOT:

\[Y = \overline{A \cdot B}\]
A B Y = \(\overline{A \cdot B}\)
0 0 1
0 1 1
1 0 1
1 1 0

Nur wenn beide Eingänge HIGH sind, ist der Ausgang LOW. In allen anderen Fällen: HIGH. Das ist das exakte Gegenteil des AND-Gates.

Chip: 74HCT00 — vier unabhängige 2-Input NAND-Gates in DIP-14. Gleiches Pinout wie der 74HCT08 (AND).

NOR

Das NOR-Gate ("Not OR") ist ein OR gefolgt von einem NOT:

\[Y = \overline{A + B}\]
A B Y = \(\overline{A + B}\)
0 0 1
0 1 0
1 0 0
1 1 0

Nur wenn beide Eingänge LOW sind, ist der Ausgang HIGH. Sobald mindestens ein Eingang HIGH ist: LOW.

Chip: 74HCT02 — vier 2-Input NOR-Gates in DIP-14.

De Morgans Gesetze

Bevor wir NAND als Universalgatter beweisen, brauchen wir die wichtigste Regel der Booleschen Algebra:

\[\overline{A \cdot B} = \overline{A} + \overline{B}\]
\[\overline{A + B} = \overline{A} \cdot \overline{B}\]

In Worten: - "Nicht (A und B)" ist dasselbe wie "(nicht A) oder (nicht B)" - "Nicht (A oder B)" ist dasselbe wie "(nicht A) und (nicht B)"

Klingt abstrakt, ist aber intuitiv: "Es stimmt nicht, dass es regnet und ich einen Schirm habe" heißt dasselbe wie "Es regnet nicht, oder ich habe keinen Schirm." Das kann man auf dem Breadboard verifizieren -- beide Seiten der Gleichung aufbauen und vergleichen.

Alles aus NANDs

Hier der Beweis, dass NAND universell ist -- wir bauen NOT, AND und OR nur mit 74HCT00 NANDs:

NOT aus NAND

Beide Eingänge eines NAND-Gates zusammenschließen:

\[Y = \overline{A \cdot A} = \overline{A}\]
A Y
0 1
1 0

Ein NAND-Gate, beide Eingänge verbunden = Inverter. Braucht 1 Gate.

AND aus NAND

NAND gefolgt von NOT (= zweitem NAND als Inverter):

\[Y = \overline{\overline{A \cdot B}} = A \cdot B\]

Erst NAND, dann invertieren. Braucht 2 Gates.

OR aus NAND

Beide Eingänge einzeln invertieren (je ein NAND als NOT), dann zusammen in ein drittes NAND:

\[Y = \overline{\overline{A} \cdot \overline{B}} = A + B\]

Das ist De Morgan rückwärts. Braucht 3 Gates.

Experiment: Alles aus einem 74HCT00

Ein einziger 74HCT00 hat vier NAND-Gates. Damit bauen wir auf dem Breadboard:

Aufbau 1: NOT

  1. 74HCT00 aufs Breadboard, VCC/GND/Kerko
  2. Gate 1 (Pin 1+2 → Pin 3): Beide Eingänge (Pin 1 und Pin 2) zusammen an Taster + Pull-Down
  3. Ausgang (Pin 3) → LED

Ergebnis: LED leuchtet wenn Taster nicht gedrückt, LED aus wenn gedrückt. = NOT.

Aufbau 2: AND

  1. Gate 1 (Pin 1, 2 → Pin 3): Taster A an Pin 1, Taster B an Pin 2
  2. Gate 2 als Inverter: Pin 3 → Pin 4+5, Ausgang Pin 6 → LED

Ergebnis: LED leuchtet nur wenn beide Taster gedrückt. = AND (aus 2 NANDs).

Aufbau 3: OR

  1. Gate 1 als Inverter: Taster A → Pin 1+2, Ausgang Pin 3 = \(\overline{A}\)
  2. Gate 2 als Inverter: Taster B → Pin 4+5, Ausgang Pin 6 = \(\overline{B}\)
  3. Gate 3: Pin 3 → Pin 9, Pin 6 → Pin 10, Ausgang Pin 8 = \(\overline{\overline{A} \cdot \overline{B}} = A + B\) → LED

Ergebnis: LED leuchtet wenn mindestens ein Taster gedrückt. = OR (aus 3 NANDs).

Alle drei Funktionen aus einem einzigen Chip, vier Cent pro Gate. Deshalb ist NAND das meistverwendete Gate in der Chipfertigung -- jeder Prozessor, jeder Speicher, jedes FPGA besteht intern hauptsächlich aus NAND-Gates (oder deren Äquivalenten).

Warum nicht NOR?

NOR ist genauso universell -- man kann die gleichen Konstruktionen spiegelbildlich aufbauen. In der Praxis hat sich NAND durchgesetzt, weil NMOS/CMOS-Transistoren NAND-Gates effizienter implementieren als NOR-Gates (N-Kanal-MOSFETs in Serie sind schneller als in parallel). Aber funktional sind beide gleichwertig.

Weiterführendes

Erstellt: 13.04.2026